出國留學(xué)網(wǎng)專題頻道嵌入式欄目，提供與嵌入式相關(guān)的所有資訊，希望我們所做的能讓您感到滿意！ IEEE（Institute of Electrical and Electronics Engineers，美國電氣和電子工程師協(xié)會）對嵌入式系統(tǒng)的定義：“用于控制、監(jiān)視或者輔助操作機器和設(shè)備的裝置”。原文為：Devices Used to Control，Monitor or Assist the Operation of Equipment，Machinery or Plants）。嵌入式系統(tǒng)是一種專用的計算機系統(tǒng)，作為裝置或設(shè)備的一部分。通常，嵌入式系統(tǒng)是一個控制程序存儲在ROM中的嵌入式處理器控制板。事實上，所有帶有數(shù)字接口的設(shè)備，如手表、微波爐、錄像機、汽車等，都使用嵌入式系統(tǒng)，有些嵌入式系統(tǒng)還包含操作系統(tǒng)，但大多數(shù)嵌入式系統(tǒng)都是由單個程序?qū)崿F(xiàn)整個控制邏輯。 從應(yīng)用對象上加以定義，嵌入式系統(tǒng)是軟件和硬件的綜合體，還可以涵蓋機械等附屬裝置。國內(nèi)普遍認同的嵌入式系統(tǒng)定義為：以應(yīng)用為中心，以計算機技術(shù)為基礎(chǔ)，軟硬件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗等嚴(yán)格要求的專用計算機系統(tǒng)。
08-08
嵌入式系統(tǒng)設(shè)計師考試屬于全國計算機技術(shù)與軟件專業(yè)技術(shù)資格考試（簡稱計算機軟件資格考試）中的一個中級考試，難度相對來說屬于中等水平。不過，對于任何考試而言，復(fù)習(xí)一定是必不可少的，今天，出國留學(xué)網(wǎng)為考生朋友們準(zhǔn)備了嵌入式系統(tǒng)設(shè)計師考試的相關(guān)說明和考試范圍，一起來了解一下吧！
嵌入式系統(tǒng)設(shè)計師考試大綱在2020年進行了改版，考生可以購買新版考綱進行復(fù)習(xí)，以下為大家整理了往年嵌入式系統(tǒng)設(shè)計師考試大綱內(nèi)容，供大家參考。
一、考試說明
1、考試目標(biāo)
通過本考試的合格人員能根據(jù)項目管理和工程技術(shù)的實際要求，按照系統(tǒng)總體設(shè)計規(guī)格進行軟、硬件實際，編寫系統(tǒng)開發(fā)規(guī)格說明書等相應(yīng)的文檔；組織和指導(dǎo)嵌入式系統(tǒng)靠法實施人員實施硬件電路、編寫和調(diào)試程序，并對嵌入式系統(tǒng)硬件設(shè)備和程序進行優(yōu)化和集成測試，開發(fā)出符合系統(tǒng)總體設(shè)計要求的高質(zhì)量嵌入式系統(tǒng)；具有工程師的實際工作能力和業(yè)務(wù)水平。
2、考試要求：
?。?）掌握科學(xué)基礎(chǔ)知識；
?。?）掌握嵌入式系統(tǒng)的硬件、軟件知識；
（3）掌握嵌入式系統(tǒng)分析的方法；
?。?）掌握嵌入式系統(tǒng)設(shè)計與開發(fā)的方法及步驟；
?。?）掌握嵌入式系統(tǒng)實施的方法；
?。?）掌握嵌入式系統(tǒng)運行維護知識；
?。?）了解信息化基礎(chǔ)知識、信息技術(shù)引用的基礎(chǔ)知識；
?。?）了解信息技術(shù)標(biāo)準(zhǔn)、安全，以及有關(guān)法律的基本知識；
?。?）了解嵌入式技術(shù)發(fā)展趨勢；
?。?0）正確閱讀和理解計算機及嵌入式領(lǐng)域的英文資料。
3、考試科目
?。?）嵌入式系統(tǒng)基礎(chǔ)知識，考試時間為150分鐘，筆試，選擇題；
?。?）嵌入式系統(tǒng)應(yīng)用技術(shù)（案例分析），考試時間為150分鐘，筆試，問答題。
二、考試范圍
考試科目1：嵌入式系統(tǒng)基礎(chǔ)知識
1.計算機科學(xué)基礎(chǔ)
1.1數(shù)制及轉(zhuǎn)換
·二進制、八進制、十進制和十六進制等常用數(shù)制及其相互轉(zhuǎn)換
1.2數(shù)據(jù)的表示
·數(shù)的機內(nèi)表示（原碼、反碼、補碼、移碼，定點和浮點，精度和溢出）
·字符、漢字、聲音、圖像的編碼方式
·校驗方法和校驗碼（奇偶驗碼、海明校驗碼、循環(huán)校驗碼）
1.3算術(shù)和邏輯運算
·計算機中的二進制數(shù)運算方法
·邏輯代數(shù)的基本運算和邏輯表達式的化簡
1.4計算機系統(tǒng)結(jié)構(gòu)和重要部件的基本工作原理
· CPU和存儲器的組成、性能、基本工作原理
·常用I/O設(shè)備、通信設(shè)備的性能，以及基本工作原理
·I/O接口的功能、類型和特點
·虛擬存儲存儲基本工作原理，多級存儲體系
1.5安全性、可靠性與系統(tǒng)性能評測基礎(chǔ)知識
·診斷與容錯
·系統(tǒng)可靠性分析評價
·計算機系統(tǒng)性能評測方法
2.嵌入式系統(tǒng)硬...
01-02
“電平轉(zhuǎn)換電路”是嵌入式系統(tǒng)開發(fā)技術(shù)工程師考試的重點難點 ，還請廣大考生注意，以免踩入考試的盲點，在這里小編給你更新考試的知識點，關(guān)注一下此網(wǎng)站吧!
嵌入式系統(tǒng)開發(fā)技術(shù)工程師考試的重點難點：電平轉(zhuǎn)換電路
電平轉(zhuǎn)換電路
(1)數(shù)字集成電路可以分為兩大類：雙極型集成電路(TTL)、金屬氧化物半導(dǎo)體(MOS)。
(2)CMOS電路由于其靜態(tài)功耗極低，工作速度較高，抗干擾能力較強，被廣泛使用。
(3)解決TTL與CMOS電路接口困難的辦法是在TTL電路輸出端與電源之間接一上拉電阻R，上拉電阻R的取值由TTL的高電平輸出漏電流IOH來決定，不同系列的TTL應(yīng)選用不同的R值。
舊設(shè)備邏輯電平轉(zhuǎn)換接口時可能需要使用較小的幾何尺寸工藝新設(shè)備。對于像I2C總線的雙向總線系統(tǒng)，如電平轉(zhuǎn)換器也必須是雙向的，無需方向控制信號的需要。最簡單的方式來解決這個問題是每個總線連接一個獨立的MOS場效應(yīng)管。
AN10441
Level shifting techniques in I2C-bus design
Rev. 01 ― 18 June 2007 Application note
Document information
Info Content
Keywords I2C-bus, level shifting
Abstract Logic level shifting may be required when interfacing legacy devices with
newer devices that use a smaller geometry process. For bidirectional bus
systems like the I2C-bus, such a level shifter must also be bidirectional,
without the need of a direction control signal. The simplest way to solve
this problem is by connecting a discrete MOS-FET to each bus line.
NXP Semiconductors ……
推薦閱讀：
01-02
“總線電路及信號驅(qū)動”是嵌入式系統(tǒng)開發(fā)技術(shù)工程師考試的重點難點 ，還請廣大考生注意，以免踩入考試的盲點，在這里小編給你更新考試的知識點，關(guān)注一下此網(wǎng)站吧！
嵌入式系統(tǒng)開發(fā)技術(shù)工程師考試的重點難點：總線電路及信號驅(qū)動
總線電路及信號驅(qū)動
?。?）總線是各種信號線的集合，是嵌入式系統(tǒng)中各部件之間傳送數(shù)據(jù)、地址和控制信息的公共通路。在同一時刻，每條通路線路上能夠傳輸一位二進制信號。按照總線所傳送的信息類型，可以分為：數(shù)據(jù)總線（DB）、地址總線（AB）和控制總線（CB）。
?。?）總線的主要參數(shù)：
總線帶寬：一定時間內(nèi)總線上可以傳送的數(shù)據(jù)量，一般用MByte/s表示?？偩€寬度：總線能同時傳送的數(shù)據(jù)位數(shù)（bit），即人們常說的32位、
64位等總線寬度的概念，也叫總線位寬?？偩€的位寬越寬，總線每秒數(shù)據(jù)傳輸率越大，也就是總線帶寬越寬。
總線頻率：工作時鐘頻率以MHz為單位，工作頻率越高，則總線工作速度越快，也即總線帶寬越寬。
總線帶寬=總線位寬×總線頻率/8，單位是MBps。
常用總線：ISA總線、PCI總線、IIC總線、SPI總線、PC104總線和CAN總線等。
?。?）只有具有三態(tài)輸出的設(shè)備才能夠連接到數(shù)據(jù)總線上，常用的三態(tài)門為輸出緩沖器。
?。?）當(dāng)總線上所接的負載超過總線的負載能力時，必須在總線和負載之間加接緩沖器或驅(qū)動器，最常用的是三態(tài)緩沖器，其作用是驅(qū)動和隔離。
?。?）采用總線復(fù)用技術(shù)可以實現(xiàn)數(shù)據(jù)總線和地址總線的共用。但會帶來兩個問題：
A、需要增加外部電路對總線信號進行復(fù)用解耦，例如：地址鎖存器。
B、總線速度相對非復(fù)用總線系統(tǒng)低。
?。?）兩類總線通信協(xié)議：同步方式、異步方式。
?。?）對總線仲裁問題的解決是以優(yōu)先級（優(yōu)先權(quán)）的概念為基礎(chǔ)。
推薦閱讀：
01-02
“嵌入式微處理器體系結(jié)構(gòu)”是嵌入式系統(tǒng)開發(fā)技術(shù)工程師考試的重點難點 ，還請廣大考生注意，以免踩入考試的盲點，在這里小編給你更新考試的知識點，關(guān)注一下此網(wǎng)站吧!
嵌入式系統(tǒng)開發(fā)技術(shù)工程師考試的重點難點：嵌入式微處理器體系結(jié)構(gòu)
嵌入式微處理器體系結(jié)構(gòu)
(1)馮諾依曼結(jié)構(gòu)：程序和數(shù)據(jù)共用一個存儲空間，程序指令存儲地址和數(shù)據(jù)存儲地址指向同一個存儲器的不同物理位置，采用單一的地址及數(shù)據(jù)總線，程序和數(shù)據(jù)的寬度相同。例如：8086、ARM7、MIPS…
(2)哈佛結(jié)構(gòu)：程序和數(shù)據(jù)是兩個相互獨立的存儲器，每個存儲器獨立編址、獨立訪問，是一種將程序存儲和數(shù)據(jù)存儲分開的存儲器結(jié)構(gòu)。例如：AVR、ARM9、ARM10…
(3)CISC與RISC的特點比較(參照教程22頁)。計算機執(zhí)行程序所需要的時間P可以用下面公式計算：P=I×CPI×T
I：高級語言程序編譯后在機器上運行的指令數(shù)。
CPI：為執(zhí)行每條指令所需要的平均周期數(shù)。
T：每個機器周期的時間。
(4)流水線的思想：在CPU中把一條指令的串行執(zhí)行過程變?yōu)槿舾芍噶畹淖舆^程在CPU中重疊執(zhí)行。
(5)流水線的指標(biāo)：
吞吐率：單位時間里流水線處理機流出的結(jié)果數(shù)。如果流水線的子過程所用時間不一樣長，則吞吐率應(yīng)為最長子過程的倒數(shù)。
建立時間：流水線開始工作到達最大吞吐率的時間。若m個子過程所用時間一樣，均為t，則建立時間T=mt。
(6)信息存儲的字節(jié)順序A、存儲器單位：字節(jié)(8位)
B、字長決定了微處理器的尋址能力，即虛擬地址空間的大小。
C、32位微處理器的虛擬地址空間位232，即4GB。
D、小端字節(jié)順序：低字節(jié)在內(nèi)存低地址處，高字節(jié)在內(nèi)存高地址處。
E、大端字節(jié)順序：高字節(jié)在內(nèi)存低地址處，低字節(jié)在內(nèi)存高地址處。F、網(wǎng)絡(luò)設(shè)備的存儲順序問題取決于OSI模型底層中的數(shù)據(jù)鏈路層。
推薦閱讀：
01-02
“邏輯電路基礎(chǔ)”是嵌入式系統(tǒng)開發(fā)技術(shù)工程師考試的重點難點 ，還請廣大考生注意，以免踩入考試的盲點，在這里小編給你更新考試的知識點，關(guān)注一下此網(wǎng)站吧！
嵌入式系統(tǒng)開發(fā)技術(shù)工程師考試的重點難點：邏輯電路基礎(chǔ)
邏輯電路基礎(chǔ)
(1)根據(jù)電路是否具有存儲功能，將邏輯電路劃分為：組合邏輯電路和時序邏輯電路。
(2)組合邏輯電路：電路在任一時刻的輸出，僅取決于該時刻的輸入信號，而與輸入信號作用前電路的狀態(tài)無關(guān)。常用的邏輯電路有譯碼器和多路選擇器等。
(3)時序邏輯電路：電路任一時刻的輸出不僅與該時刻的輸入有關(guān)，而且還與該時刻電路的狀態(tài)有關(guān)。因此，時序電路中必須包含記憶元件。觸發(fā)器是構(gòu)成時序邏輯電路的基礎(chǔ)。常用的時序邏輯電路有寄存器和計數(shù)器等。
(4)真值表、布爾代數(shù)、摩根定律、門電路的概念。
(5)NOR(或非)和NAND(與非)的門電路稱為全能門電路，可以實現(xiàn)任何一種邏輯函數(shù)。
(6)譯碼器：多輸入多輸出的組合邏輯網(wǎng)絡(luò)。
每輸入一個n位的二進制代碼，在m個輸出端中最多有一個有效。當(dāng)m=2n是，為全譯碼;當(dāng)m<2n時，為部分譯碼。
(7)由于集成電路的高電平輸出電流小，而低電平輸出電流相對比較大，采用集成門電路直接驅(qū)動LED時，較多采用低電平驅(qū)動方式。液晶七段字符顯示器LCD利用液晶有外加電場和無外加電場時不同的光學(xué)特性來顯示字符。
(8)時鐘信號是時序邏輯的基礎(chǔ)，它用于決定邏輯單元中的狀態(tài)合適更新。同步是時鐘控制系統(tǒng)中的主要制約條件。
(9)在選用觸發(fā)器的時候，觸發(fā)方式是必須考慮的因素。觸發(fā)方式有兩種：電平觸發(fā)方式：具有結(jié)構(gòu)簡單的有點，常用來組成暫存器。
邊沿觸發(fā)方式：具有很強的抗數(shù)據(jù)端干擾能力，常用來組成寄存器、計數(shù)器等。
推薦閱讀：
計算機等級考試四級網(wǎng)絡(luò)工程師日常練習(xí)
03-02
2018年3月計算機等級考試即將開始啦，小編在這里為考生們整理了2018年計算機三級嵌入式系統(tǒng)開發(fā)強化習(xí)題，希望能幫到大家，想了解更多資訊，請關(guān)注出國留學(xué)網(wǎng)的及時更新哦。
2018年計算機三級嵌入式系統(tǒng)開發(fā)強化習(xí)題4
1. 單片出現(xiàn)在20世紀(jì)( A )
Α.70年代
B.80年代
C.90年代
D.60年代
2. 十進制數(shù)123，用二進制表達為( C )
Α.1111101
B.1111100
C.1111011
D.1111010
3. ARM采用定長指令格式，所有指令都是( B )
Α.64位
B.32位
C.16位
D.8位
4. 以下說法錯誤的是( D )
Α.寄存器的速度最快
B.寄存器容量最小
C.一般用來存儲計算的操作數(shù)和結(jié)果
D.寄存器位于處理器外部
5. 不能決定總線功能的強弱以及適應(yīng)性的信號線是( C )
Α.控制信號線
B.時序信號線
C.中斷信號線
D.備用信號線
6. 在做低功耗優(yōu)化時，以下說法錯誤的是( A )
Α.采用什么算法與降低功耗無關(guān)
B.在采集系統(tǒng)中應(yīng)盡量降低采集速率
C.在通訊模塊中應(yīng)盡量提高傳輸?shù)牟ㄌ芈?/p>
D.CPU的工作時間與降低功耗有關(guān)
7. 以下說法錯誤的是( A )
Α.程序就是進程
B.程序是靜態(tài)的
C.線程響應(yīng)度高
D.進程是動態(tài)的
8. 以下不是引導(dǎo)程序的是( D )
Α.VIVI
B.U-Boot
C.BLOB
D.RT-Linux
9. GDB中，終止被調(diào)試的程序可以使用命令( B )
Α.clear
B.kill
C.stop
D.make
10.1024MB等于( B )
Α.1TB
B.1GB
C.1KB
D.1B
推薦閱讀：
2018年計算機三級嵌入式系統(tǒng)開發(fā)強化習(xí)題1
<...03-02
2018年3月計算機等級考試即將開始啦，小編在這里為考生們整理了2018年計算機三級嵌入式系統(tǒng)開發(fā)強化習(xí)題，希望能幫到大家，想了解更多資訊，請關(guān)注出國留學(xué)網(wǎng)的及時更新哦。
2018年計算機三級嵌入式系統(tǒng)開發(fā)強化習(xí)題3
1. 以下不屬于嵌入式系統(tǒng)應(yīng)用領(lǐng)域的是( D )
Α.消費類電子產(chǎn)品
B.工業(yè)控制
C.軍工航天
D.辦公系統(tǒng)
2. 十進制數(shù)100，用二進制表達為( D )
Α.1100111
B.1100010
C.1100101
D.1100100
3. ARM采用定長指令格式，所有指令都是32位，Bit[19:16]為( D )
Α.目標(biāo)寄存器編碼
B.永遠是0
C.指示本指令操作是否影響CPSR的值
D.第一個操作數(shù)寄存器
4. EMPU只指( B )
Α.嵌入式微控制器
B.嵌入式微處理器
C.嵌入式數(shù)字信號處理器
D.嵌入式片上系統(tǒng)
5. 能確定總線功能的強弱以及適應(yīng)性的是( C )
Α.備用線
B.地線
C.中斷信號線
D.數(shù)據(jù)線
6. 以下不是選擇嵌入式系統(tǒng)編程語言的衡量標(biāo)準(zhǔn)的是( A )
Α.以下都不是
B.多任務(wù)支持
C.程序控制結(jié)構(gòu)
D.異常事件處理
7. 以下說法錯誤的是( B )
Α.線程響應(yīng)度高
B.程序是動態(tài)的
C.程序不是進程
D.進程是動態(tài)的
8. 以下不是Boot Loader的是( C )
Α.VIVI
B.U-Boot
C.RT-Linux
D.BLOB
9. GDB中，顯示幫助信息的命令是( B )
Α.show
B.help
C.see
D.browse
10.1TB等于( C )
Α.1024B
B.1024KB
C.1024GB
D.1024MB
推薦閱讀：
2018年計算機三級嵌入式系統(tǒng)開發(fā)強化習(xí)題1
03-02
2018年3月計算機等級考試即將開始啦，小編在這里為考生們整理了2018年計算機三級嵌入式系統(tǒng)開發(fā)強化習(xí)題，希望能幫到大家，想了解更多資訊，請關(guān)注出國留學(xué)網(wǎng)的及時更新哦。
2018年計算機三級嵌入式系統(tǒng)開發(fā)強化習(xí)題2
1. 世界上第一臺計算機誕生在( B )
Α.英國
B.美國
C.法國
D.蘇聯(lián)
2. 十進制數(shù)123，用十六進制表達為( C )
Α.70
B.7A
C.7B
D.7C
3. ARM采用定長指令格式，所有指令都是32位，Bit[15:11]為( B )
Α.第一個操作數(shù)寄存器
B.目標(biāo)寄存器編碼
C.指示本指令操作是否影響CPSR的值
D.永遠是0
4. EDSP只指( B )
Α.嵌入式微控制器
B.嵌入式數(shù)字信號處理器器
C.嵌入式微處理
D.嵌入式片上系統(tǒng)
5. 能確定數(shù)據(jù)傳輸?shù)膶挾鹊氖? A )
Α.數(shù)據(jù)線
B.時序信號線
C.中斷信號線
D.電源線
6. 以下是選擇嵌入式系統(tǒng)編程語言的衡量標(biāo)準(zhǔn)的是( D )
Α.異常事件處理
B.多任務(wù)支持
C.程序控制結(jié)構(gòu)
D.以上都是
7. 以下說法正確的是( A )
Α.線程響應(yīng)度高
B.程序是動態(tài)的
C.程序就是進程
D.進程是靜態(tài)的
8. 以下是嵌入式系統(tǒng)的是( D )
Α.VIVI
B.U-Boot
C.BLOB
D.RT-Linux
9. GDB中，顯示表達式的值使用命令( A )
Α.display
B.show
C.info
D.list
10.1024KB等于( C )
Α.1TB
B.1B
C.1MB
D.1GB
推薦閱讀：
2018年計算機三級嵌入式系統(tǒng)開發(fā)強化習(xí)題1
03-02
2018年3月計算機等級考試即將開始啦，小編在這里為考生們整理了2018年計算機三級嵌入式系統(tǒng)開發(fā)強化習(xí)題，希望能幫到大家，想了解更多資訊，請關(guān)注出國留學(xué)網(wǎng)的及時更新哦。
2018年計算機三級嵌入式系統(tǒng)開發(fā)強化習(xí)題1
1. 以下不是嵌入式系統(tǒng)應(yīng)用領(lǐng)域的是( A )
Α.通用軟件
B.工業(yè)控制
C.消費類電子產(chǎn)品
D.機器人
2. 十進制數(shù)100，用十六進制表達為( C )
Α.62
B.63
C.64
D.65
3. ARM采用定長指令格式，所有指令都是32位，Bit[24:21]為( B )
Α.目標(biāo)寄存器編碼
B.操作符編碼
C.第一個操作數(shù)寄存器
D.永遠是0
4. 80486處理器是( B )
Α.64位處理器
B.32位處理器
C.16位處理器
D.8位處理器
5. 決定地線分別方式的線稱為( D )
Α.備用線
B.控制線
C.電源線
D.地線
6. 打包結(jié)束后得到的是一個( A )
Α.二進制文件
B.文本文件
C.源文件
D.匯編文件
7. 以下有關(guān)進程和程序的說法正確的是( ABC )
Α.進程是動態(tài)
B.程序是靜態(tài)的
C.一個程序可以對應(yīng)多個進程
D.一個進程可以對應(yīng)多個程序
8. 以下是嵌入式操作系統(tǒng)的是( D )
Α.U-Boot
B.VM Ware
C.EVC
D.Windows CE
9. GDB中，用來刪除斷點的命令是( B )
Α.kill
B.clear
C.make
D.break
10.1MB等于( C )
Α.1024B
B.1024GB
C.1024KB
D.8bit
推薦閱讀：
02-24
2018年3月計算機等級考試臨近，小編在這里為考生們整理了2018年3月計算機三級嵌入式系統(tǒng)開發(fā)習(xí)題答案匯總，希望能幫到大家，想了解更多資訊，請關(guān)注出國留學(xué)網(wǎng)的及時更新哦。
| 2018年3月計算機三級嵌入式系統(tǒng)開發(fā)習(xí)題答案匯總 | |
| 1 | 2018年3月計算機三級嵌入式系統(tǒng)開發(fā)習(xí)題答案一 |
| 2 | 2018年3月計算機三級嵌入式系統(tǒng)開發(fā)習(xí)題答案二 |
| 3 | |
嵌入式推薦訪問
